Dipartimento di Informatica (DI)
   Università degli Studi di Milano


Pagina web del corso di

Architettura degli Elaboratori
Laurea triennale in Comunicazione Digitale

docente:  Federico Pedersini




AVVISI
_____________________________________________________


A partire dall'anno accademico 2013/14,
il corso è tenuto dal Prof. Ottavio D'Antona


______________________________________________________



Modalità
d'esame


  La prova d'esame consiste in una prova scritta seguita da una prova orale (se la prova scritta è sufficiente).
  Durante il corso sono previste prove in itinere che, se superate con esito positivo, sostituiscono la prova scritta.

Materiale
didattico


  Testo di riferimento: D.A. Patterson, J. L. Hennessy, Struttura e progetto dei calcolatori, 3^ ed., Zanichelli.
  Lo strumento migliore per prepararsi all'esame: gli appunti presi a lezione.

Orari di
ricevimento


  Durante lo svolgimento del corso:   ricevimento in aula, al termine di ogni lezione.
  Nel periodo rimanente:   ricevimento in Dipartimento (2º piano, stanza S-237), su appuntamento.



Argomenti delle lezioni  –  A.A. 2012/13

Lezione
Argomento
1 (5/3/13)
Introduzione al corso. Rappresentazione dell'informazione. Numerazione.
2 (7/3)
Conversioni di base. Rappresentazione di numeri naturali.
3 (12/3)
Rappresentazione di numeri negativi e frazionari.
4 (14/3)
Codifica in virgola fissa e mobile. Lo standard IEEE-754. Esercizi di conversione.
5 (19/3)
Algebra di Boole: variabili e operatori logici.
6 (21/3)
Porte logiche universali. Rappresentazione di funzioni logiche.
7 (26/3)
Le forme canoniche.
8 (4/4)
Velocità di circuiti: cammino critico. Semplificazione di espressioni logiche. Mappe di Karnaugh.
9 (9/4)
Esempi di sintesi combinatoria. Circuiti combinatori notevoli.
10 (16/4)
Circuiti aritmetici: sommatori. Il moltiplicatore. La ALU: struttura e funzioni.   SLIDES
11 (18/4)
ALU: overflow. Architetture sincrone. Il clock.
12 (23/4)
Definizione di circuito sequenziale. I bistabili: Latch SR e DT.
13 (30/4)
Flip-flop DT.  Registri. Macchine a stati finiti. Implementazione di Huffman.
14 (2/5)
Macchine a stati finiti: STG, STT, sintesi circuitale.
15 (7/5)
Esempio di sintesi di circuito sequenziale.
16 (9/5)
Esercizi di sintesi di circuiti sequenziali.
17 (14/5)
Esercizi di riepilogo.
18 (16/5)
Ciclo di esecuzione istruzioni. Architettura di riferimento. Architettura MIPS    La CPU MIPS
(Figura 4.24 del testo: Patterson, Hennessy - Struttura e progetto dei calcolatori - Zanichelli)
19 (21/5)
Architettura MIPS. Categorie e formati di istruzione. Istruzioni aritmetico/logiche.  MIPS Instruction Set
(dispensa a cura di J. Larus)
20 (23/5)
Istruzioni con operando immediato. Istruzioni di trasferimento a/da memoria.
21 (28/5)
Istruzioni di salto. Controllo di flusso in Assembly.     SLIDES: Assembly MIPS
22 (30/5)
Istruzioni di salto: formato e funzionamento nella CPU.
23 (4/6)
Le procedure in Assembly. Procedure annidate. Lo stack.   SLIDES: Procedure in Assembly
24 (6/6)
Record di attivazione. Procedure recursive. L'ambiente di simulazione SPIM.   scarica SPIM
25 (11/6)
SPIM: direttive e system calls.
26 (13/6)
Programmazione in Assembly: esercizi di riepilogo.


Temi d'esame

A.A. 2009/10
(II semestre)

Prima prova in itinere
testo A   testo B   soluzioni
Seconda prova in itinere
testo    soluzione
giugno 2010 luglio 2010 settembre 2010 gennaio 2011
A.A. 2010/11
(I semestre)
Prima prova in itinere
testo A   testo B   soluzioni
Seconda prova in itinere
testo    soluzione
febbraio 2011 giugno 2011 luglio 2011 settembre 2011
A.A. 2011/12
(I semestre)
Prima prova in itinere
testo A   testo B
Seconda prova in itinere
testo  
gennaio 2012 febbraio 2012 giugno 2012 luglio 2012 settembre 2012
A.A. 2012/13
(II semestre)
Prima prova in itinere
testo A   testo B
Seconda prova in itinere
testo
gennaio 2013 febbraio 2013 giugno 2013 luglio 2013 settembre 2013
gennaio 2014 febbraio 2014





Author: Federico Pedersini